<div>
	Вычислительные методы повышения быстродействия дискретного вейвлет-преобразования на базе FPGA</div>

Сай Сергей Владимирович, Зинкевич Алексей Владимирович

doi:10.17586/2226-1494-2023-23-1-79-87

2023 , ТОМ 23, НОМЕР 1 ( январь-февраль )

ISSN 2226-1494 (print), ISSN 2500-0373 (online)

Меню

Публикации

Главный редактор

НИКИФОРОВ
Владимир Олегович
д.т.н., профессор

Партнеры

doi: 10.17586/2226-1494-2023-23-1-79-87

УДК 004.932

Вычислительные методы повышения быстродействия дискретного вейвлет-преобразования на базе FPGA

Сай С.В., Зинкевич А.В.

Читать статью полностью

Язык статьи - русский

Ссылка для цитирования:

Сай С.В., Зинкевич А.В. Вычислительные методы повышения быстродействия дискретного вейвлет-преобразования на базе FPGA // Научно-технический вестник информационных технологий, механики и оптики. 2023. Т. 23, № 1. С. 79–87. doi: 10.17586/2226-1494-2023-23-1-79-87

Аннотация

Предмет исследования. Рассмотрены вычислительные методы и особенности построения сложно-функционального блока реализации дискретного вейвлет-преобразования Добеши 9/7 в системах цифровой обработки сигналов изображений на базе Field-Programmable Gate Array (FPGA). Метод. Предложена математическая модель и алгоритмы реализации методов параллельной и последовательно-конвейерной обработок сигналов для вычисления коэффициентов дискретного биортогонального вейвлета Добеши 9/7 с учетом архитектуры используемой FPGA. В основе модели использованы методы факторизации вейвлет-преобразований с применением лифтинговых схем. В отличии от обычных лифтинговых схем, предлагаемый способ и алгоритмы позволяют повысить быстродействие вычислений дискретного вейвлет-преобразования при упрощении аппаратной реализации. В качестве среды разработки использованы средства автоматизированного проектирования Quartus II и ModelSim. Поведенческая модель написана на языке Verilog HDL. Для апробации использовалась матрица FPGA Altera Cyclone® IV 4CE115. На основе полученной поведенческой модели разработана тестирующая модель и осуществлена симуляция цифровой схемы в среде ModelSim. Основные результаты. Предложена формула оценки количества тактов выполнения прямого и обратного дискретного вейвлет-преобразований от числа входных элементов блока и характеристик FPGA. В результате экспериментов получены зависимости количества тактов расчета дискретного вейвлет-преобразования в зависимости от размера стороны квадратного изображения при разных вариантах количества блоков параллельной обработки. Показано, что параллельная работа нескольких независимых модулей позволяет проводить одновременно обработку нескольких входных столбцов (строк) из исходного двумерного массива. Унификация модуля умножителя-сумматора повысила эффективность вычисления и сократила объем занимаемых аппаратных ресурсов. Конвейерная структура дискретного вейвлет-преобразования отличается меньшими аппаратурными затратами при реализации блока вычисления и распределения памяти. В результате тестирования цифровой схемы получено, что разработанная структура блока повысила быстродействие дискретного вейвлет-преобразования, а также сократила стоимость системы на кристалле. Практическая значимость. Предложенная реализация блока двумерного прямого и обратного вейвлет-преобразований для банка фильтров Добеши 9/7 является законченным модулем и может быть использована как готовый сложно-функциональный блок для последующей разработки систем передачи изображений высокого качества в реальном времени.

Ключевые слова: вейвлет-преобразование, лифтинг-схема, FPGA, сложно-функциональный блок, цифровая обработка сигналов

Благодарности. Исследование выполнено при финансовой поддержке Российского научного фонда в рамках научного проекта № 22-21-00394 «Развитие нейросетевых методов повышения качества передачи цифровых изображений в интеллектуальных видеосистемах».

Список литературы

Taubman D., Marcellin M.W. JPEG2000: Image Compression Fundamentals, Standards and Practice. Kluwer Academic Publishers,2002. 774 p.
Воробьев В.И., Грибунин В.Г. Теория и практика вейвлет-преобразования. СПб.: Изд-воВУС, 1999. 208 с.
Mallat S. A theory for multiresolution signal decomposition: The wavelet representation // IEEE Transactions on Pattern Analysis and Machine Intelligence. 1989. V. 11. N 7. P. 674–693. https://doi.org/10.1109/34.192463
Cohen A., Daubechies I., Feauveau J.-C. Biorthogonal bases of compactly supported wavelets // Communications on Pure and Applied Mathematics. 1992. V. 45. N 5. P. 485–560. https://doi.org/10.1002/cpa.3160450502
Daubechies I., Sweldens W. Factoring wavelet transforms into lifting steps // Journal of Fourier Analysis and Applications. 1998. V. 4. N 3. P. 247–269.https://doi.org/10.1007/BF02476026
Sameen I., Chang Y.C., Ng M.S., Goi B.-M., Ooi C.-P. A Unified FPGA-based system architecture for 2-D discrete wavelet transform // Journal of Signal Processing Systems. 2013. V. 71. N 2. P. 123–142. https://doi.org/10.1007/s11265-012-0687-1
Rekha K., Ravi K. Design of high speed lifting based DWT using 9/7 wavelet transform for image compression // Proc. of the International Conference on Recent Advances in Electronics and Communication Technology (ICRAECT). 2017. P. 132–137. https://doi.org/10.1109/ICRAECT.2017.38
Zhong X., Jiang H., Cao H., Yang R. Efficient lifting based CDF9/7 wavelet transform using fixed point // Proc. of the 3^rd International Congress on Image and Signal Processing. 2010. P. 3094–3097. https://doi.org/10.1109/CISP.2010.5648075
Dimitroulakos G., Zervas N., Sklavos N., Goutis C. An efficient VLSI implementation for forward and inverse wavelet transform for JPEG2000 // Proc. of the 14^th International Conference on Digital Signal Processing Proceedings (DSP). V. 1. 2002. P. 233–236. https://doi.org/10.1109/ICDSP.2002.1027877
Grzeszczak A., Yeap T., Panchanathan S. VLSI architecture for discrete wavelet transform // Proc. of the Canadian Conference on Electrical and Computer Engineering. V. 2. 1994. P. 461–464. https://doi.org/10.1109/CCECE.1994.405788
Grzeszczak A., Mandal M., Panchanathan S. VLSI implementation of discrete wavelet transform // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 1996. V. 4. N 4. P. 421–433. https://doi.org/10.1109/92.544407
Swami S., Mulani A. An efficient FPGA implementation of discrete wavelet transform for image compression // Proc. of the International Conference on Energy, Communication, Data Analytics and Soft Computing (ICECDS). 2017. P. 385–3389. https://doi.org/10.1109/ICECDS.2017.8390088
Nagaraj P., Rajasekaran M., Muneeswaran V., Sudar K.M., Gokul K. VLSI implementation of image compression using TSA optimized discrete wavelet transform techniques // Proc. of the Third International Conference on Smart Systems and Inventive Technology (ICSSIT). 2020. P. 667–670. https://doi.org/10.1109/ICSSIT48917.2020.9214220
Sakthivel S. Sankar A. Real time watermarking of grayscale images using integer DWT transform // Proc. of the International Conference on VLSI Systems, Architectures, Technology and Applications (VLSI-SATA). 2016. P. 7593056. https://doi.org/10.1109/VLSI-SATA.2016.7593056
Xiong C., Tian J., Liu J. A fast VLSI architecture for two-dimensional discrete wavelet transform based on lifting scheme [image compression applications] // Proc. of the 7^th International Conference on Solid-State and Integrated Circuits Technology. V. 3. 2004. P. 1661–1664. https://doi.org/10.1109/ICSICT.2004.1435150
Xiong C., Tian J., Liu J. Efficient architectures for two-dimensional discrete wavelet transform using lifting scheme // IEEE Transactions on Image Processing. 2007. V. 16. N 3. P. 607–614. https://doi.org/10.1109/TIP.2007.891069
Zhang C., Long Y., Kurdahi F. A hierarchical pipelining architecture and FPGA implementation for lifting-based 2-D DWT // Journal of Real-Time Image Processing. 2007. V. 2. N 4. P. 281–291.https://doi.org/10.1007/s11554-007-0057-6
Сай С.В.,Шоберг А.Г. Способ управления качеством передачи мелких структур изображений в стандарте JPEG2000// Компьютерная оптика. 2020. Т. 44.№ 3. С. 401–408. https://doi.org/10.18287/2412-6179-co-616

This work is licensed under a Creative Commons Attribution-NonCommercial 4.0 International License