ОЦЕНКА ПРОИЗВОДИТЕЛЬНОСТИ  SD-КАРТ НА ОСНОВЕ ТЕХНОЛОГИИ «СИСТЕМА НА КРИСТАЛЛЕ»

Костикова Елена Валентиновна, Гаврилов Игорь Авенирович , Мукало Юрий Иванович, Алексеенко Ярослав Владимирович, Фахми Шакиб Субхиевич

doi:10.17586/2226-1494-2015-15-6-1088-1097

2015 , ТОМ 15, НОМЕР 6 ( ноябрь-декабрь )

ISSN 2226-1494 (print), ISSN 2500-0373 (online)

Меню

Публикации

Главный редактор

НИКИФОРОВ
Владимир Олегович
д.т.н., профессор

Партнеры

doi: 10.17586/2226-1494-2015-15-6-1088-1097

УДК 621.3.049.77

ОЦЕНКА ПРОИЗВОДИТЕЛЬНОСТИ SD-КАРТ НА ОСНОВЕ ТЕХНОЛОГИИ «СИСТЕМА НА КРИСТАЛЛЕ»

Костикова Е.В., Гаврилов И.А., Мукало Ю.И., Алексеенко Я.В., Фахми Ш.С.

Читать статью полностью

Язык статьи - русский

Ссылка для цитирования: Костикова Е.В., Гаврилов И.А., Мукало Ю.И., Алексеенко Я.В., Фахми Ш.С. Оценка производительности SD-карт на основе технологии «система на кристалле» // Научно-технический вестник информационных технологий, механики и оптики. 2015. Т. 15. № 6. С. 1088–1097.

Аннотация

Предмет статьи. Предложен аппаратно-программный блок для выполнения операции записи, чтения и тестирования производительности различных SD-карт с использованием технологии «система на кристалле» в интегрированной среде фирмы Altera. Эта задача актуальна для проектирования высокопроизводительных параллельных видеосистем на кристалле, где нижняя граница скорости записи (и (или) чтения) критична и значима. Метод. Предлагаемый подход основан на использовании, во-первых, схем с программируемой логикой для создания компактного аппаратно-программного блока в составе видеосистем на кристалле, во-вторых, перепрограммируемых структур с поддержкой режимов последовательного и параллельного обмена, в-третьих, возможности наращения числа разрядности шин данных как с помощью последовательного переноса, так и с помощью параллельного подключения нескольких блоков одновременно. Основные результаты. Анализ результатов тестирования различных карт памяти показал, что скорость записи и чтения всех карт не соответствует заявленной производителем, и погрешность скорости записи (и чтения) данных составляет 30–50% (для чтения – около 30%). При этом максимальная скорость загрузки карт памяти возможна при увеличении числа каскадно-соединенных блоков. Результаты показывают, что в наиболее простой реализации данный аппаратно-программный блок требует ресурсов порядка 2000–2500 элементарных логических ячейках. Каждая ячейка реализует логическую операцию «И/ИЛИ с памятью», в то время как ресурс популярной микросхемы ЕР3С25F256C8 семейства Cyclone III составляет 5976 (26%) подобных ячеек при цене микросхемы $5–10 за единицу. Практическая значимость. Авторы считают, что предложенный аппаратно-программный блок можно рассматривать как наиболее дешевый специализированный компонент в составе электронной компонентной базы отечественной микроэлектроники для создания видеоинформационных систем реального времени.

Ключевые слова: SD-карта, производительность, скорость записи и чтения, ПЛИС, системы на кристалле, параллелизм.

Список литературы

1. Мельниченко А. Технология миниатюризации РЭА. Феникс, 2009. 486 с.
2. Nguyen K.D., Sun Z., Thiagarajan P.S., Weng-Fai Wong. Model-driven SoC design via executable UML to SystemC // Proc. 25th IEEE Real-Time Systems Symposium (RTSS'04). Lisbon, Portugal, 2004.
3. Немудров В., Мартин Г. Системы на кристалле. Проектирование и развитие. М.: Техносфера, 2004. 216 с.
4. Inside Solid State Drives (SSDs) / Eds. R. Micheloni, A. Marelli, K. Eshghi. Springer, 2013. 382 p.
5. Zhu Q., Pileggi L., Franchettis F. Cost-effective smart memory implementation for parallel backprojection in computed tomography // Proc. 20th IFIP/IEEE Int. Conf. on Very Large Scale Integration. Santa Cruz, USA, 2012. P. 111–116. doi: 10.1109/VLSI-SoC.2012.6379015
6. Park C., Talawar P., Won D., Jung M., Im J., Kim S., Choi Y. A high performance controller for NAND flash-based solid state disk (NSSD) // Proc. 21th IEEE Non-Volatile Semiconductor Memory Workshop (NVSMW 2006). Monteray, USA, 2006. P. 17–20. doi: 10.1109/.2006.1629477
7. Agrafiotis D., Canagarajah N., Bull D.R., Kyle J., Seers H., Dye M. A perceptually optimised video coding system for sign language communication at low bit rates // Signal Processing: Image Communication. 2006. V. 21. N 7. P. 531–549. doi: 10.1016/j.image.2006.02.003
8. Nakazono K., Nagashima Y., Ichikawa A. Digital encoding applied to sign language video // IEICE Transactions on Information and Systems. 2006. V. E89-D. N 6. P. 1893–1900. doi: 10.1093/ietisy/e89-d.6.1893
9. Ланнэ А.А. Цифровой процессор обработки сигналов TMS320C10 и его применения. Л.: ВАС, 1990. 296 с.
10. Процессоры цифровой обработки сигналов компании Texas Instruments Inc. М.: «СКАН», 1999.
11. Зубакин И.А., Цыцулин А.К. Моделирование влияния ограничения сложности кодера на качество кодирования изображений с преобразованием // Вопросы радиоэлектроники. Сер. Техника телевидения. 2006. № 2. С. 32–40.
12. Vanam R., Riskin E.A., Ladner R.E. H.264/MPEG-4 AVC encoder parameter selection algorithms for complexity distortion tradeoff // Proc. Data Compression Conference (DCC 2009). Snowbird, USA, 2009. Art. 4976481. P. 372–381.
13. Valentim J., Nunes P., Pereia F. An alternative complexity model for the MPEG-4 video verifier mechanism // Proc. IEEE Int. Conf. on Image Processing (ICIP2001). Thessaloniki, Greece, 2001. V. 1. P. 461–464.
14. Цыцулин А.К., Фахми Ш.С., Колесников Е.И., Очкур С.В. Функционал взаимообмена сложности и точности систем кодирования непрерывного сигнала // Информационные технологии. 2011. № 4. С. 71–77.
15. Фахми Ш.С., Лабецкий А.В. СФ-блок для оценки скорости записи и чтения видеоинформации в SD-картах портативных устройств // Вопросы радиоэлектроники. Сер. Техника телевидения. 2014. № 1. С. 107–115.
16. Зубакин И.А., Фахми Ш.С. Адаптивный алгоритм кодирования видеоинформации на основе трехмерного дискретного косинусного преобразования // Изв. вузов России. Радиоэлектроника. 2010. № 1.
С. 49–54.
17. van Schaar M., Andreopoulos Y. Rate-distortion-complexity modeling for network and receiver aware adaptation // IEEE Trans. on Multimedia. 2005. V. 7. N 3. P. 471–479. doi: 10.1109/TMM.2005.846790
18. Westwater R., Furht B. Real-Time Video Compression. Techniques and Algorithms. Kluwer, 1997. 172 p.
19. Marpe D., Schwarz H., Wiegand T. Context-based adaptive binary arithmetic coding in the H.264/AVC video compression standard // IEEE Trans. on Circuits and Systems for Video Technology. 2013. V. 13. N 7. P. 620–636. doi: 10.1109/TCSVT.2003.815173

This work is licensed under a Creative Commons Attribution-NonCommercial 4.0 International License