СИСТЕМА ВЫСОКОУРОВНЕВОГО СИНТЕЗА НА ОСНОВЕ ГИБРИДНОЙ РЕКОНФИГУРИРУЕМОЙ МИКРОАРХИТЕКТУРЫ

Предмет исследования. Исследованы методы создания специализированных программно-аппаратных комплексов реального времени на базе программируемой логики и систем на кристалле, предложена система высокоуровневого синтеза на основе гибридной реконфигурируемой микроархитектуры NISC/TTA. Метод исследования. Используются инструменты анализа и синтеза вычислительных микроархитектур и методы их проектирования в методологиях модель-ориентированной инженерии, высокоуровневого синтеза (HLS), программно-аппаратного совместного проектирования (HW/SW Codesign). Основные результаты. Проанализированы средства разработки программно-аппаратных комплексов на базе программируемой логики и системы на кристалле. Определены ключевые факторы, препятствующие широкому внедрению средств и технологий высокоуровневого синтеза специализированных вычислителей в промышленности. Разработана архитектура системы высокоуровневого синтеза на базе оригинальной реконфигурируемой NISC/TTA вычислительной микроархитектуры. Реализован прототип системы автоматизированного проектирования, демонстрирующий вариант синтезатора и интерфейс управления процессом синтеза, позволяющие провести анализ цепочки принятых системой автоматизированного проектирования решений. Система обеспечивает в автоматизированном или ручном режиме управление процессом синтеза. Реализован интерфейс визуализации спланированного системой автоматизированного проектирования целевого вычислительного процесса, позволяющий наглядно представлять его многоуровневую организацию. Построена система сквозного тестирования, позволяющая верифицировать соответствие целевой системы ее функциональной модели. Практическая значимость. Реализованные в составе прототипа системы инструменты, сделав процесс синтеза прозрачным и управляемым для оператора, продемонстрировали возможность нахождения компромиссных проектных решений в автоматизированном режиме. Удалось гибко управлять эвристиками в работе синтезатора, не только сокращая итерации проектирования, но и делая процесс сходящимся в принципе, чего во многих случаях не обеспечивают альтернативные технологии. Важную роль в этом играет NISC/TTA-микроархитектура. Решение ряда тестовых задач показало, что проектная платформа может быть рекомендована для реализации алгоритмов управления в системах реального времени и для использования в задачах моделирования динамических систем.

1. Lee E.A., Seshia S.A. Introduction to Embedded Systems: A Cyber-Physical Systems Approach. 2^nd ed. MIT Press, 2017.565 p.
2. Hemsoth N., Morgan T.P. FPGA Frontiers: New Applications in Reconfigurable Computing. Next Platform Press, 2017. 182 p.
3. Hartenstein R. SE Curricula are Unqualified to Cope with the Data Avalanche. [Электронный ресурс]. 2017. 23 p. Режим доступа: hartenstein.de/publications/CS.pdf свободный. Яз. англ. (дата обращения: 09.03.2018).
4. Pelcat M. et al. Design productivity of a high level synthesis compiler versus HDL // Proc. Int. Conf. on Embedded Computer Systems: Architectures, Modeling and Simulation (SAMOS). 2016. P. 140–147. doi: 10.1109/samos.2016.7818341
5. Хэррис Д., Хэррис С. Цифровая схемотехника и архитектура компьютера. Morgan Kaufman, 2013. 1627 c.
6. Платунов А.Е. Теоретические и методологические основы высокоуровневого проектирования встраиваемых вычислительных систем. СПб: Университет ИТМО, 2010. 477 c.
7. Nane R. et al. A survey and evaluation of FPGA high-level synthesis tools // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2016. V. 35.N 10. P. 1591–1604. doi: 10.1109/tcad.2015.2513673
8. Fingeroff M. High-Level Synthesis Blue Book. Xlibris, 2010. 332 p.
9. Bailey B. ESL Flow is Dead [Электронный ресурс]. Semiconductor Engineering. 2016. URL: semiengineering.com/esl-flow-is-dead (дата обращения: 09.03.2018).
10. Teich J., Henkel J., Herkersdorf A. et al. Invasive computing: an overview // Multiprocessor System-on-Chip. 2011.
    P. 241–268. doi: 10.1007/978-1-4419-6460-1_11
11. Дмитроченко Л.А., Сачков Г.П. Функциональные алгоритмы и уравнения ошибок определения параметров ориентации в инерциальных навигационных системах // Труды МАИ. 2015. № 80. C. 1–24.
12. Зайцев Д.Ю., Неретин Е.С., Рамзаев А.М. Разработка архитектуры универсального модульного контроллера авионики // Труды МАИ. 2016. № 85. C. 1–29.
13. Henkel J., Parameswaran S. Designing Embedded Processors: A Low Power Perspective. Springer, 2007. 550 p. doi: 10.1007/978-1-4020-5869-1
14. Corporaal H., Arnold M. Using transport triggered architectures for embedded processor design // Integrated Computer-Aided Engineering. 1998. V. 5. N 1. P. 19–38.doi: 10.3233/ica-1998-5103
15. Ковязин Р.Р., Постников Н.П. Разработка проблемно-ориентированных процессоров // Научно-технический вестник Санкт-Петербургского государственного университета информационных технологий, механики и оптики. 2010. № 6 (70).С. 81–85.
16. Голубок A.О., Платунов A.Е., Сапожников И.Д. Система управления сканирующим зондовым микроскопом // Научное приборостроение. 2003. Т. 13. № 3. С. 25–31.
17. Teich J. Hardware / Software codesign: the past, the present, and predicting the future // Proceedings of the IEEE. 2012. V. 100. P. 1411–1430. doi: 10.1109/JPROC.2011.2182009
18. Kluchev A., Platunov A., Penskoi A. HLD - methodology in embedded systems design with a multilevel reconfiguration // Proc. 3^rd Mediterranean Conference on Embedded Computing (MECO-2014). Budva, Montenegro, 2014. P. 36–39. doi: 10.1109/meco.2014.6862729
19. Пенской А.В. Архитектурное документирование встроенных систем с многоуровневой конфигурацией // Изв. вузов. Приборостроение. 2015. № 7. С. 527–532.
20. Penskoi A., Gaiosh A., Platunov A., Kluchev A. Specialised computational platform for system dynamics // Proc. 18^th International Multidisciplinary Scientific Geo Conference. 2018.V. 18.N 2.1. P. 709–716. doi: 10.5593/sgem2018/2.1/s07.090
21. Hughes J. Generalizing monads to arrows // Science of Computer Programming. 2000. V. 37.N 1-3. P. 67–111. doi: 10.1016/s0167-6423(99)00023-4
22. Perl I., Mulyukin A., Kossovich T. Continuous execution of system dynamics models on input data stream // Proc. 20^th Conference of Open Innovations Association (FRUCT). 2017. P. 371–376. doi: 10.23919/fruct.2017.8071336

This work is licensed under a Creative Commons Attribution-NonCommercial 4.0 International License