НИКИФОРОВ
Владимир Олегович
д.т.н., профессор
doi: 10.17586/2226-1494-2019-19-3-523-530
УДК 621.3.049.77
ТЕХНОЛОГИЧЕСКИ ОРИЕНТИРОВАННЫЙ СИНТЕЗ АНАЛОГО-ЦИФРОВЫХ ПРЕОБРАЗОВАТЕЛЕЙ ПОСЛЕДОВАТЕЛЬНОГО ПРИБЛИЖЕНИЯ ДЛЯ ИНТЕГРАЛЬНЫХ СХЕМ
Читать статью полностью
Михтеева А.А., Колесов Н.В. Технологически ориентированный синтез аналого-цифровых преобразователей последовательного приближения для интегральных схем // Научно-технический вестник информационных технологий, механики и оптики. 2019. Т. 19. № 3. С. 523–530. doi: 10.17586/2226-1494-2019-19-3-523-530
Аннотация
Предмет исследования. Высокоразрядные аналого-цифровые преобразователи последовательного приближения, в состав которых входит цифро-аналоговый преобразователь с несколькими массивами конденсаторов, обладают значительной нелинейностью. Существующие методы снижения нелинейности прежде всего направлены на уменьшение нелинейности, возникающей в цифро-аналоговом преобразователе, который входит в состав аналого-цифрового преобразователя последовательного приближения. Эти методы не являются комплексными и направлены лишь на снижение влияния одного или нескольких факторов, вызывающих нелинейность цифро-аналогового преобразователя. Кроме того, известные подходы применяются лишь на этапе разработки топологии, что приводит к значительным временным затратам в случае перепроектирования при невозможности достичь требуемой точности аналого-цифрового преобразователя. На основании сказанного можно утверждать об актуальности разработки метода технологически ориентированного синтеза аналого-цифровых преобразователей, позволяющего уменьшать нелинейность преобразования путем учета технологии изготовления на ранних этапах проектирования. Метод. Предложен метод технологически ориентированного синтеза аналого-цифровых преобразователей, позволяющий снизить нелинейность. Основные результаты. Метод по сравнению с известными учитывает особенности технологического процесса на раннем этапе проектирования устройства. Метод был использован при проектировании 18-разрядного аналого-цифрового преобразователя по технологии 350 нм для микромеханического акселерометра. Практическая значимость. Предложенный метод может быть использован для проектирования высокоразрядных аналого-цифровых преобразователей последовательного приближения для различных проектных норм.
Благодарности. Работа проводилась при поддержке гранта РФФИ № 16-08-000640.
Список литературы
2. Hastings A. The Art of Analog Layout. 2nd ed. Prentice Hall, 2006. 672 p.
3. Maloberti F. Analog Design for CMOS VLSI Systems. Kluwer Academic Publ., 2003. 374 p. doi: 10.1007/b100812
4. Lin M.P.H., He Y.T., Hsiao V.W.H., Chang R.G., Lee S.Y. Common-centroid capacitor layout generation considering device matching and parasitic minimization // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2013. V. 32. N 7. P. 991–1002. doi: 10.1109/tcad.2012.2226457
5. Hsiao W.H., He Y.T., Lin M.P., Chang R.G., Lee S.Y. Automatic common-centroid layout generation for binary-weight capacitors in charge-scaling DAC // Proc. Int. Conf. on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design. Seville, Spain, 2012. P. 173–176. doi: 10.1109/smacd.2012.6339445
6. Lin C.W., Lin J.M., Chiu Y.C., Huang C.P., Chang S.J. Mismatch-aware common-centroid placement for arbitrary- ratio capacitor arrays considering dummy capacitors // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2012. V. 31. N 12. P. 1789–1802. doi: 10.1109/ tcad.2012.2204993
7. Zhu Y., Chio U.F., Wei H.G., Sin S.W., Seng-Pan U., Martins R.P. Linearity analysis on a series-split capacitor array for high- speed SAR ADCs // Proc. 51st Midwest Symposium on Circuits and Systems. Knoxville, USA, 2008. P. 922–925. doi: 10.1109/mwscas.2008.4616951
8. Zhang Y., Zhao Y., Dai P. Study of split capacitor DAC mismatch and calibration in SAR ADC // Journal of Circuits System and Computers. 2015. V. 26. N 1. doi: 10.1142/s0218126617500037
9. McNeill J.A. et al. All-digital background calibration of successive approximation ADC using split ADC architecture // IEEE Transactions on Circuits and Systems I: Regular Papers. 2011. V. 58. N 10. P. 2355–2365. doi: 10.1109/tcsi.2011.2123590
10. Rikan B.S., Abbasizadeh H., Do S.-H., Lee D.-S., Lee K.Y. Digital error correction for a 10-bit straightforward SAR ADC // IEEE Transactions on Smart Processing and Computing. 2015. V. 4. N 1. P. 51–58. doi: 10.5573/ieiespc.2015.4.1.051
11. Ogawa T., Kobayashi H., Hotta M., Takahashi Y., Hao S., Nobukazu T. SAR ADC algorithm with redundancy // Proc. IEEE Asia Pacific Conference on Circuits and Systems. Macao, 2008. P. 268–271. doi: 10.1109/apccas.2008.4746011
12. Chang A.H., Lee H.S., Boning D. A 12b 50MS/s 2.1mW SAR ADC with redundancy and digital background calibration // 2013 Proc. of the ESSCIRC. Bucharest, 2013. P. 109–112. doi: 10.1109/esscirc.2013.6649084
13. Zhao Y., Nan J., Dai P., Yang M. Digital self-calibration technique based on 14-bit SAR ADC // Transactions of Tianjin University. 2013. V. 19. N 6. P. 454–458. doi: 10.1007/s12209-013-2015-7
14. Arian M., Saberi S., Hosseini-Khayat R., Lotfi Y., Leblebici A. 10-bit 50-MS/s redundant SAR ADC with split capacitive-array DAC // Analog Integrated Circuits and Signal Processing. 2012. V. 71. N 3. P. 583–589. doi: 10.1007/s10470-011-9812-5
15. Chen Y. Split capacitor DAC mismatch calibration in successive approximation ADC // IEEE Custom Integrated Circuits Conference. San Jose, 2009. P. 279–282. doi: 10.1109/cicc.2009.5280859
16. Ling D. A digital background calibration technique for successive approximation register analog-to-digital converter // Journal of Computer and Communications. 2013. V. 1. N 6. P. 30–36. doi: 10.4236/jcc.2013.16006
17. Chang A.H. Low-power high-performance SAR ADC with redundancy and digital background calibration, PhD Thesis. Massachusetts Institute of Technology, 2013. 199 p. [Электронный ресурс]. Режим доступа: http://dspace.mit.edu/ handle/1721.1/82177, свободный. Яз. англ. (дата обращения 01.05.2019).
18. Jin L., Chen D., Geiger R. A digital self-calibration algorithm for ADCs based on histogram test using low-linearity input signals // IEEE International Symposium on Circuits and Systems. Kobe, 2005. P. 1378–1381. doi: 10.1109/iscas.2005.1464853
19. Андряков Ю.А., Аникина А.А., Беляев Я.В. Выбор архитектуры и расчет параметров емкостного цифро-аналогового преобразователя для микромеханического акселерометра
// Научно-технические ведомости СПбГПУ. Информатика. Телекоммуникации. Управление. 2016. № 4. С. 19–28.
20. Михтеева А.А., Лемко И.В. Метод синтеза схемотехнических моделей цифро-аналоговых преобразователей для интегральных схем // Научно-технический вестник информационных технологий, механики и оптики. 2018. Т. 18. № 2. С. 331–338. doi: 10.17586/2226-1494-2018-18-2-331-338
